Perkembangan kecerdasan buatan (AI) mendorong pembangunan data center dengan klaster GPU berukuran semakin besar. Namun, peningkatan jumlah GPU dan kebutuhan transfer data berkecepatan tinggi juga menghadirkan tantangan baru pada sisi konektivitas, terutama terkait signal integrity, latensi, serta efisiensi sistem. Dalam wawancara mengenai perkembangan infrastruktur data center untuk AI, Tam Do, Technical Engineer Product Marketing untuk Microchip’s Data Center Solutions, menjelaskan bagaimana teknologi PCIe 6.0, CXL 3.1, dan retimer XpressConnect™ berperan dalam menjawab tantangan tersebut.
Menurut Tam, pada large-scale GPU cluster, keterbatasan signal integrity tidak hanya berpotensi menimbulkan link error. Masalah tersebut juga dapat menyebabkan koneksi turun ke kecepatan yang lebih rendah, meningkatkan latensi, mengurangi siklus kerja GPU, serta mendorong kebutuhan desain board dan layout yang lebih kompleks dan mahal. Dalam skala besar, kondisi ini dapat berubah menjadi persoalan performa sekaligus biaya.
Microchip mengembangkan XpressConnect retimer untuk membantu mengatasi persoalan tersebut dengan memulihkan margin sinyal PCIe Gen6 dan CXL 3.1 dengan tambahan latensi yang sangat rendah. Teknologi ini memungkinkan jangkauan koneksi yang lebih panjang serta topologi yang lebih fleksibel, sehingga dapat mendukung arsitektur GPU modular dan desain data center yang lebih terdisagregasi tanpa mengorbankan performa.
Salah satu aspek yang menjadi perhatian adalah latensi. XpressConnect diklaim memiliki pin-to-pin latency di bawah 12 nanodetik, atau sekitar 80 persen lebih rendah dibandingkan batas yang dikaitkan dengan standar PCIe 6.0. Tam menjelaskan, capaian tersebut diperoleh melalui arsitektur PHY-only yang dibuat minimal, dengan tahapan Clock and Data Recovery yang ringkas, shallow equalization pipeline, serta tanpa protocol-layer buffering.
Pendekatan tersebut membuat retimer berfungsi untuk meregenerasi sinyal tanpa menjadi tahapan pipeline tambahan. Dalam sistem AI, pengurangan latensi ini dapat membantu mengurangi synchronization stalls dan waktu tunggu yang dipicu oleh koneksi PCIe. Menurut Tam, pelanggan dalam skenario berskala besar umumnya dapat memperoleh peningkatan single-digit percentage pada effective GPU utilization sekaligus efisiensi scaling multi-GPU yang lebih baik.
“Nilai yang ditawarkan bukan sekadar peak bandwidth, tetapi menghilangkan akumulasi latensi yang secara diam-diam dapat membuang siklus komputasi,” jelas Tam.
Selain PCIe 6.0, Microchip juga melihat CXL 3.1 sebagai teknologi penting dalam evolusi infrastruktur AI. CXL memungkinkan ekspansi dan pooling sumber daya memori sehingga kapasitas memori dapat digunakan secara lebih fleksibel dalam sistem komputasi berskala besar. Menurut Tam, implementasi CXL 3.1 saat ini telah memasuki tahap advanced pilot dan early production, terutama didorong oleh hyperscaler dan perancang sistem yang mempersiapkan rack-scale memory pooling serta composable infrastructure.
Meski demikian, adopsi CXL 3.1 dinilai masih berada pada tahap awal dibandingkan CXL 1.1 dan CXL 2.0 yang telah digunakan lebih luas. CXL 3.1 dipandang sebagai salah satu arah perkembangan berikutnya untuk mewujudkan memory disaggregation dalam sistem AI berskala besar.
XpressConnect sendiri tidak menjalankan protokol CXL, tetapi berfungsi menyediakan lapisan fisik yang dibutuhkan agar implementasi seperti memory pooling dapat dilakukan secara praktis. Karena CXL dan PCIe menggunakan physical interface yang sama, retimer dapat memperpanjang jangkauan koneksi sekaligus memulihkan signal integrity dengan latensi rendah. Dengan begitu, perangkat memori CXL dapat ditempatkan pada level chassis maupun rack tanpa mengorbankan kebutuhan latensi CXL.mem.
Dari sisi biaya, solusi retimer yang bersifat plug-and-play juga dinilai dapat membantu menekan total cost of ownership (TCO). Microchip menyebut XpressConnect dapat mengurangi engineering NRE, menyederhanakan proses validasi, serta memungkinkan penggunaan board, kabel, dan topologi sistem dengan biaya yang lebih efisien. Pada implementasi berskala besar, manfaat tersebut dapat berupa pengurangan jumlah SKU, peningkatan yield, serta penurunan risiko operasional.
Microchip juga mengandalkan validated reference design, interoperabilitas dengan ekosistem yang luas, serta ChipLink tool suite untuk membantu pelanggan mempercepat proses bring-up, debugging, hingga tahap pra-produksi. Strategi ini ditujukan untuk memangkas waktu dari tahap desain awal hingga produksi massal.
Persaingan di pasar retimer PCIe 6.0 yang semakin ketat membuat aspek latency menjadi salah satu pembeda yang ditekankan Microchip. XpressConnect tidak hanya dirancang untuk memenuhi standar PCIe, tetapi juga mengedepankan arsitektur dengan latensi rendah, dukungan CXL, serta karakteristik deterministic behavior yang dinilai sesuai untuk AI dan memory-centric fabrics.
Ke depan, tantangan konektivitas akan semakin besar ketika industri bergerak menuju PCIe 7.0. Standar generasi berikutnya tersebut akan meningkatkan kecepatan transfer hingga 128 GT/s sekaligus mempersempit timing window pada physical layer. Kondisi ini membuat pengelolaan latensi, jitter, signal recovery, dan konsumsi daya menjadi persoalan arsitektur, bukan sekadar tuning.
Tam menilai filosofi desain XpressConnect yang mengutamakan pipeline minimal, deterministic ultra-low latency, dan PHY-only signal regeneration menjadi fondasi yang dapat dikembangkan menuju PCIe 7.0. Microchip disebut memiliki roadmap yang selaras dengan perkembangan standar tersebut, meskipun produk PCIe Gen7 secara spesifik akan mengikuti tingkat kematangan standar.
